(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-246545

(43)公開日 平成9年(1997)9月19日


(51) Int.Cl.4		識別記号	庁内整理番号	FΙ			ŧ	技術表示箇所
H01L	29/78		9447-4M	HO1L 2	29/7 8	653	С	
	21/28		9447 – 4M	2	21/28	К Ј		
	21/3205			2	21/88			
				2	29/78	6 5 2 H		
				審査請求	未蘭求	請求項の数3	OL	(全 6 頁)
(21) 出願番		特顧平8-51291	(71)出職人	000005234				
						黄株式会社		
(22)出顧日		平成8年(1996)3			界川崎市川崎区I	日辺新田	11番1号	
			(72)発明者	上野勝典				
				神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内				
				(74)代理人		大学性内 第一 第		
			•	(/4/10年入	开埋工	ши 🚒		

(54) 【発明の名称】 電力用半導体素子


(57)【要約】

【課題】ゲート電圧を印加しない状態で、ソース・ドレイン間の電流通路を高抵抗とするか、遮断することを可能とする。

【解決手段】n・ドレイン領域7上に、第2ドリフト領域6、第1ドリフト領域5が積層され、第1ドリフト領域5上にn・ソース領域4とが形成され、n・ソース領域4上にソース電極8が形成される。またゲート溝13の表面にゲート絶縁膜3が形成され、ゲート絶縁膜3上にゲート溝13を埋めるようにゲート電極2が形成され。ゲート電極2が形成される。このゲート電極2はp形の不純物原子をドーピングしたポリシリコンで形成し、ゲート電圧が印加されない状態でも空乏層11が拡がるようにして電流通路35を狭ばめて、素子のインピーダンスを増大させるか、単位セルの一層の微細化で、電流通路35を閉じてノーマリオフ型の素子とする。



1・・・半導体基板



1

【請求項1】第一導電形半導体基板の第一主面の表面層に選択的に溝が形成され、該溝で囲まれた第一主面上にソース電極が形成され、該溝の表面上に絶縁膜を介してゲート電極が形成され、第二主面上にドレイン電極が形成されるトレンチ構造のMOSFETを構成するもので、ソース電極が前記溝を除く第一導電形半導体基板表面と接触し、ゲート電極が第二導電形半導体膜で形成されることを特徴とする電力用半導体素子。

【請求項2】第一導電形半導体基板の第一主面の表面層に選択的に溝が形成され、該溝で囲まれた第一主面上にソース電極が形成され、該溝の表面上に絶縁膜を介してゲート電極が形成され、第二主面上にドレイン電極が形成され、第二主面上にドレイン電極が形成され、第二主面上にドレイン電極が成され、第二主面上にドレイン電極が成され、第二主面上にドレイン電極が形成され、第二を構成するもので、ソース電極が前記溝を除く第一導電形半導体基板を形成する半導体の電子親和力を χ 、基板を形成する半導体の禁制帯幅をEg/q(Eg:バンドギャプ、q:電荷)としたとき、 Φ m $\geq \chi$ +Eg/2qが満たされる金属でゲート電極を形成することを特徴とする電力用半導体素子。

【請求項3】第一導電形半導体基板をシリコンとした場合、ゲート電極をニッケル(Ni)または白金(Pt)とすることを特徴とする請求項2記載の電力用半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、低オン抵抗で、 トレンチゲート構造を有する縦型の電力用半導体素子に 関する。

[0002]

【従来の技術】電力用半導体素子には、用途に応じて種 々の構造が適用されている。図6は従来製造されてい る、低オン抵抗を有するトレンチ構造の縦型MOSFE Tである。n形の半導体基板1にn+ドレイン領域7、 nドリフト領域6a、pベース領域14、n+ソース領 域4が形成され、ゲート溝13上にゲート絶縁膜3を介 してn形の不純物原子がドーピングされたゲート電極2 bが形成されている。ソース電極8はn・ソース領域4 とpベース領域14とに接触している。この構造は単位 セルの密度を向上させて、オン抵抗を小さくできる利点 がある。さらにオン抵抗を下げる目的で提案されている のが、図7に示したpn接合を一切含まない構造の絶縁 ゲート駆動の電力用半導体素子である。図7において、 n形の半導体基板1の一方の主面の表面層にゲート溝1 3が形成され、このゲート溝13の表面上にゲート絶縁 膜3を介してゲート電極2bが形成される。このゲート 溝13に囲まれた半導体基板1の表面層にn・ソース領 域4が形成され、n・ソース領域4上にソース電極8が 形成される。半導体基板1でゲート溝13に囲まれた領 域は n 形の第1ドリフト領域5となり、その下の領域は n 形の第2ドリフト領域6となる。半導体基板1の他方の主面の表面層に n・ドレイン領域7が形成され、 n・ドレイン領域7上にドレイン電極10が形成される。ゲート電極2 b は n 形のポリシリコンで形成される。

【0003】図7の構造の素子は図6に示す従来構造の素子と異なり、オン時には第1ドリフト領域5のゲート電極2bと対向する面に蓄積層が形成され、この蓄積層がチャネルとなるため、チャネル抵抗を大幅に低減することができる。またpn接合がないため、pn接合によるキャリアの蓄積がなく、スイッチング時間の短縮ができ、また電流集中が起こらないため素子の破壊耐量を向上できる利点を有している。

【0004】また図6および図7の素子は絶縁ゲート駆動型の電力用半導体素子であるが、ゲート電極2bはn形のポリシリコンが使われ、電気抵抗を下げるために、高級度ドーピングされている。またポリシリコンは高純度にでき、さらに高温に耐え、加工が容易であり、広く用いられる。

[0005]

【発明が解決しようとする課題】つぎに、オフ時の動作を説明すると、ゲート電極を負、ソース電極を正にバイアスするとゲート電圧2bはゲート絶縁膜3を介して第1ドリフト領域5および第2ドリフト領域6に印加され、これらの領域に空乏層11が拡がり、この空乏層端12が密着するとソース電極8とドレイン電極10間の電流通路は絶たれ、電流は遮断する。このことは、図7の素子はゲート電極2bに電圧が印加されていないときには素子はオン状態になっている。これは電源投入初期でゲート駆動回路系に電圧が確立していない時期は素子が短絡状態になるという変換装置に適用する上で極めて大きな不便さがある。

【0006】この発明の目的は、前記の課題を解決して、ゲート電圧を印加しない状態で、ソース・ドレイン間の電流通路を髙抵抗とするか、この電流通路を遮断することができる絶縁ゲート構造の電力用半導体装置を提供することにある。

[0007]

【課題を解決するための手段】前記目的を達成するために、第一導電形半導体基板の第一主面の表面層に選択的に溝が形成され、該溝で囲まれた第一主面上にソース電極が形成され、該溝の表面上に絶縁膜を介してゲート電極が形成され、第二主面上にドレイン電極が形成されるトレンチ構造のMOSFETを構成するもので、ソース電極が前記溝を除く第一導電形半導体基板表面と接触し、ゲート電極が第二導電形半導体膜で形成される構成とする。

【0008】また第一導電形半導体基板の第一主面の表面層に選択的に溝が形成され、該溝で囲まれた第一主面上にソース電極が形成され、該溝の表面上に絶縁膜を介

してゲート電極が形成され、第二主面上にドレイン電極が形成されるトレンチ構造のMOSFETを構成するもので、ソース電極が前記溝を除く第一導電形半導体基板表面と接触し、ゲート電極が金属で形成され、該金属の仕事関数を Φ m、基板を形成する半導体の電子親和力を χ 、基板を形成する半導体の禁制帯幅をEg/q(Eg:エネルギーギャプ、q:電荷)としたとき、 Φ m \geq $\chi+E$ g/2 qが満たされる金属でゲート電極を形成することよい。前記の第一導電形半導体基板をシリコンとした場合、ゲート電極をニッケル(Ni)または白金(Pt)とするとよい。

【0009】この手段を講じることで、ゲートバイアスが零の場合でもゲート絶縁膜直下に空乏層が拡がり、素子のインピーダンスを大きくし、単位セルを微細加工することで左右からの空乏層を密着させて、電流通路を遮断することができる。

[0010]

【発明の実施の形態】図1はこの発明の第1実施例の素 子の要部断面図である。半導体基板1に次に述べる各領 域が形成される。 n+ ドレイン領域7上に、第2ドリフ ト領域6、第1ドリフト領域5が積層され、第1ドリフ ト領域5上にn+ソース領域4が形成され、n+ソース 領域4上にソース電極8が形成される。またゲート溝1 3の表面にゲート絶縁膜3が形成され、ゲート絶縁膜3 上にゲート溝13を埋めるようにゲート電極2が形成さ れる。このゲート軍極2はp形の不純物原子をドーピン グしたポリシリコンで形成されている。そのため、後述 するように、 n形の第1ドリフト領域5と第2ドリフト 領域6にゲート電圧が印加されない状態でも空乏層11 が拡がり電流通路35が狭まり、この部分のインピーダ ンスが増大する。単位セルをさらに微細化し、第1ドリ フト領域5の幅Wを狭めれば空乏層端の伸びしが大きく なり、左右からの空乏層端12は密着し、電流通路35 は閉じられ、電流は遮断されるというノーマリオフ型の 素子となる。尚、n・ドレイン領域7表面にはドレイン 電極10が形成されている。

バンドギャップである-1. 2Vの負電圧が印加された場合と等価になる。

【0012】図3はn形のゲート電極に負バイアスを印 加した場合のソース・ドレイン間の電流・電圧特性であ る。試作した素子は n 形のゲート電極を有し、第1ドリ フト領域の幅Wが5μmである。ゲート電圧を0から-10 Vまで1 Vステップで印加した場合で1 象限はドレ インが正、ソース負の順方向で、3象限が逆方向であ る。順方向ではゲート電圧をOVと-1Vとした場合、 ドレイン・ソース間電圧 VDSを4 Vで読むと、ドレイン ・ソース間電流IDSが10Aと3Aとなり、-1Vの場 合、0 Vに対してインピーダンスが3倍程度大きくな る。ゲート軍圧を一3Vより低くしたい場合はドレイン ・ソース間電流IDSはゼロとなり電流通路は遮断され る。図1の構成のようにp形のゲート電極とするとゲー ト軍圧を印加しない場合でも、あたかもゲート軍圧を一 1. 2 V印加したときと等価となる空乏層11が第1ド リフト領域5に形成される。これは、図3でゲート電圧 を-1. 2 V印加したのと等価となり、大きなインピー ダンスを持つようになる。さらに、図1において、単位 セルを微細化し、第1ドリフト領域5の幅Wを狭めれ ば、空乏層端12が密着し、ゲート電圧を印加しなくて も、電流通路35が閉じてノーマリオフ型の素子にな る。

【0013】図4はこの発明の第2実施例の素子の要部 断面図である。図1と異なるのは、ゲート電極2aを次 式を満たす金属で形成した点である。

[0014]

【数1】Φm≥x+Eg/2q····(1)

「Φm:金属の仕事関数、χ:半導体基板の電子親和力、Eg:半導体基板のバンドギャップ、q:電荷〕前記の金属をゲート電極2aに用いることで第1実施例であるp形のポリシリコンを用いた場合と同様に第1ドリフト領域5と第2ドリフト領域6にゲート電圧を印加しない状態でも第1ドリフト領域5と第2ドリフト領域6に空乏層11が拡がり、第1実施例と同様に電流通路35のインピーダンスが増大し、さらに単位セルを微細化することでノーマリオフ型の素子になる。

【0015】図5はゲート電極に図4で示す金属を使用した場合のエネルギーバンド図である。図の左側がゲート電極に当たる金属21で絶縁膜22を挟んで右側に n 形の半導体基板23を示している。真空準位31から金属21のフェルミ準位32までのエネルギーが仕事関数のエネルギが電子親和力χであり、伝導帯33と価電子帯34の間のエネルギーがEg/qである。ここではエネルギーと表現したが厳密にはポテンシャルのことである。(1)式が成り立つ金属21の場合、図示されるように半導体基板23のエネルギーは曲がり空乏層11が拡がる。丁度、p形のポリシリコンをゲート電極2とし



た場合と同様である。この仕事関数Φmが大きいほど半 導体基板23側に空乏層11は拡がるので効果は大きく なる。半導体基板をシリコンとした場合は、シリコるの Eg/qは1.2V、電子親和力が4.05Vとなるの で、ゲート電極2aに用いる金属21の仕事関数は4. 65V以上とするとよい。具体的な金属としてはニッケル(Ni)や白金(Pt)などがよい。これらの金としているとゲートでは「アス時に全のとが、大きなとのである。また単位セルを微細を23に空乏層11が拡がるようになり、素子のしたりより大きな仕事関数Φmの金属21をゲート電極2aに使うことで空乏層端12を大きく拡げ、電流通路を表 に使うことで空乏層端12を大きく拡げ、電流通路を表 に使うことも可能である。つまりノーマリオフ型の素子を製作することができる。

[0016]

【発明の効果】この発明によれば、pn接合を有さないトレンチ構造の電圧駆動型素子で、ゲート電極にp形のポリシリコンや前記(1)式が成立する金属を用いることで、ゲート零バイアス時でもドレイン・ソース間抵抗(素子のインピーダンス)の大きい素子や、電流通路を遮断するノーマリオフ型の素子を得ることができる。また、この素子はオン状態では極めて低いオン電圧となる。さらに、この素子を変換装置に適用すると、電源投入時のゲート電圧が低い状態でも回路が短絡状態に陥ることはなく、通常のゲート回路で安定して変換装置を運転できる。

【図面の簡単な説明】

【図1】この発明の第1実施例の素子の要部断面図

【図2】この発明の概念を説明する図で(a)はゲート 電極が n 形のポリシリコンの場合のエネルギーバンド 図、(b)はゲート電極が p 形のポリシリコンの場合の エネルギーバンド図

【図3】n形のゲート電極に負バイアスを印加した場合のソース・ドレイン間の電流・電圧特性図

【図4】この発明の第2実施例の素子の要部断面図

【図5】ゲート電極に図4で示す金属を使用した場合の エネルギーバンド図


【図6】従来のトレンチ構造の縦型MOSFETの要部 断面図

【図7】従来のpn接合を一切含まない構造の絶縁ゲート駆動の電力用半導体素子の要部断面図


【符号の説明】

- 1 半導体基板
- 2 ゲート電極
- 2a ゲート電極
- 2 b ゲート電極
- 3 ゲート絶縁膜
- 4 n+ソース領域
- 5 第1ドリフト領域
- 6 第2ドリフト領域
- 6a ドリフト領域
- 7 n+ドレイン領域
- 8 ソース軍極
- 9 ゲート電極
- 10 ドレイン電極
- 11 空乏層
- 12 空乏層端
- 13 ゲート溝
- 21 金属
- 22 絶縁膜
- 23 半導体基板
- 31 真空準位
- 32 フェルミ準位
- 33 伝導帯
- 34 価電子帯
- 35 電流通路
- し 空乏層端の伸び
- W 第1ドリフト領域の幅

[図5]





[図1]




1・・・半導体基板

【図2】






[図4]




1・・・半導体基板




1・・・半導体基板





Vcsは0Vから-10Vまで1Vステップである。

[図7]



1・・・半導体基板